PollexのPCB-level EMI DFEについて

N_Matsukawa_5055

こんにちは皆さん。

松川と申します。

題記の件2024/12/04にFekoに関するセミナーを受講しました。

その際資料のなかで以下が示されました。

使用によればGNDのスリットについてその際が示されています。

通常このようなスリットはアナログGNDとデジタルGNDを分割し

その影響を受けないようにすることに用いられつと認識しています。

種々の情報からPollexではクロック信号のようなデジタル信号以外

電流分布は解析できず、Fekoへのデータエクスポートもできないと

理解しています。

上記の資料は正しいのでしょうか？認識が違えばご教授頂けますと

助かります。

Naoya

これはDFEのチェック機能を説明するための資料（波形）でPollExのシミュレーション結果ではありません。